Merge branch irq/gic-v3-5.19 into irq/irqchip-next
authorMarc Zyngier <maz@kernel.org>
Wed, 4 May 2022 15:09:47 +0000 (16:09 +0100)
committerMarc Zyngier <maz@kernel.org>
Wed, 4 May 2022 15:09:47 +0000 (16:09 +0100)
commita6ad8551b86137cbe266cbbeb512ee550ba3af6e
tree51d73410f06c9d0be46aff4418dead74fbc5c43d
parent4bde53ab3370bfd377eff27152da36be9784e4f5
parent2b2cd74a06c38cc26b2a17854f5e42f7270438eb
Merge branch irq/gic-v3-5.19 into irq/irqchip-next

* irq/gic-v3-5.19:
  : .
  : Misc improvements for GICv3:
  :
  : - Minimise the number of cases where we need to poll RWP
  :
  : - Allow the use of MMIO-based invalidation for LPIs
  :
  : - Track GICD/GICR mappings in /proc/iomem
  :
  : - Tighten the GICv3 DT binding to avoid endless discussions
  :   on the list...
  : .
  irqchip/gic-v3: Claim iomem resources
  dt-bindings: interrupt-controller: arm,gic-v3: Make the v2 compat requirements explicit
  irqchip/gic-v3: Relax polling of GIC{R,D}_CTLR.RWP
  irqchip/gic-v3: Detect LPI invalidation MMIO registers
  irqchip/gic-v3: Exposes bit values for GICR_CTLR.{IR, CES}

Signed-off-by: Marc Zyngier <maz@kernel.org>