target-arm: Clear IT bits when taking exceptions in v7M
authorPeter Maydell <peter.maydell@linaro.org>
Wed, 14 Mar 2012 12:26:10 +0000 (12:26 +0000)
committerPeter Maydell <peter.maydell@linaro.org>
Thu, 15 Mar 2012 17:00:52 +0000 (17:00 +0000)
commitc98d174c24b915e9908785feb63eb3b5abe33818
treed0630eec1485a82d7c841dc65765ffde948fae11
parent4de47793d49e70ee048e15889d4bf139e7b36ce7
target-arm: Clear IT bits when taking exceptions in v7M

When taking an exception for an M profile core, we must clear
the IT bits. Since the IT bits are cached in env->condexec_bits
we must clear them there: writing the bits in env->uncached_cpsr
has no effect. (Reported as LP:944645.)

Signed-off-by: Peter Maydell <peter.maydell@linaro.org>
target-arm/helper.c