/**
  * flush_coherent_icache() - if a CPU has a coherent icache, flush it
- * @addr: The base address to use (can be any valid address, the whole cache will be flushed)
  * Return true if the cache was flushed, false otherwise
  */
-static inline bool flush_coherent_icache(unsigned long addr)
+static inline bool flush_coherent_icache(void)
 {
        /*
         * For a snooping icache, we still need a dummy icbi to purge all the
         */
        if (cpu_has_feature(CPU_FTR_COHERENT_ICACHE)) {
                mb(); /* sync */
-               allow_read_from_user((const void __user *)addr, L1_CACHE_BYTES);
-               icbi((void *)addr);
-               prevent_read_from_user((const void __user *)addr, L1_CACHE_BYTES);
+               icbi((void *)PAGE_OFFSET);
                mb(); /* sync */
                isync();
                return true;
  */
 void flush_icache_range(unsigned long start, unsigned long stop)
 {
-       if (flush_coherent_icache(start))
+       if (flush_coherent_icache())
                return;
 
        clean_dcache_range(start, stop);
 {
        unsigned long addr = (unsigned long)p;
 
-       if (flush_coherent_icache(addr))
+       if (flush_coherent_icache())
                return;
 
        clean_dcache_range(addr, addr + PAGE_SIZE);
        } else {
                unsigned long addr = page_to_pfn(page) << PAGE_SHIFT;
 
-               if (flush_coherent_icache(addr))
+               if (flush_coherent_icache())
                        return;
                flush_dcache_icache_phys(addr);
        }