struct ltq_etop_chan ch[MAX_DMA_CHAN];
        int tx_free[MAX_DMA_CHAN >> 1];
 
+       int tx_burst_len;
+       int rx_burst_len;
+
        spinlock_t lock;
 };
 
        /* enable crc generation */
        ltq_etop_w32(PPE32_CGEN, LQ_PPE32_ENET_MAC_CFG);
 
-       ltq_dma_init_port(DMA_PORT_ETOP);
+       ltq_dma_init_port(DMA_PORT_ETOP, priv->tx_burst_len, rx_burst_len);
 
        for (i = 0; i < MAX_DMA_CHAN; i++) {
                int irq = LTQ_DMA_CH0_INT + i;
                return NETDEV_TX_BUSY;
        }
 
-       /* dma needs to start on a 16 byte aligned address */
-       byte_offset = CPHYSADDR(skb->data) % 16;
+       /* dma needs to start on a burst length value aligned address */
+       byte_offset = CPHYSADDR(skb->data) % (priv->tx_burst_len * 4);
        ch->skb[ch->dma.desc] = skb;
 
        netif_trans_update(dev);
        spin_lock_init(&priv->lock);
        SET_NETDEV_DEV(dev, &pdev->dev);
 
+       err = device_property_read_u32(&pdev->dev, "lantiq,tx-burst-length", &priv->tx_burst_len);
+       if (err < 0) {
+               dev_err(&pdev->dev, "unable to read tx-burst-length property\n");
+               return err;
+       }
+
+       err = device_property_read_u32(&pdev->dev, "lantiq,rx-burst-length", &priv->rx_burst_len);
+       if (err < 0) {
+               dev_err(&pdev->dev, "unable to read rx-burst-length property\n");
+               return err;
+       }
+
        for (i = 0; i < MAX_DMA_CHAN; i++) {
                if (IS_TX(i))
                        netif_napi_add(dev, &priv->ch[i].napi,
 
        struct net_device *net_dev;
        struct device *dev;
 
+       int tx_burst_len;
+       int rx_burst_len;
+
        __iomem void *pmac_reg;
 };
 
        if (unlikely(dma_mapping_error(priv->dev, mapping)))
                goto err_drop;
 
-       /* dma needs to start on a 16 byte aligned address */
-       byte_offset = mapping % 16;
+       /* dma needs to start on a burst length value aligned address */
+       byte_offset = mapping % (priv->tx_burst_len * 4);
 
        desc->addr = mapping - byte_offset;
        /* Make sure the address is written before we give it to HW */
        int ret = 0;
        int i;
 
-       ltq_dma_init_port(DMA_PORT_ETOP);
+       ltq_dma_init_port(DMA_PORT_ETOP, priv->tx_burst_len, rx_burst_len);
 
        ch_rx->dma.nr = XRX200_DMA_RX;
        ch_rx->dma.dev = priv->dev;
        if (err)
                eth_hw_addr_random(net_dev);
 
+       err = device_property_read_u32(dev, "lantiq,tx-burst-length", &priv->tx_burst_len);
+       if (err < 0) {
+               dev_err(dev, "unable to read tx-burst-length property\n");
+               return err;
+       }
+
+       err = device_property_read_u32(dev, "lantiq,rx-burst-length", &priv->rx_burst_len);
+       if (err < 0) {
+               dev_err(dev, "unable to read rx-burst-length property\n");
+               return err;
+       }
+
        /* bring up the dma engine and IP core */
        err = xrx200_dma_init(priv);
        if (err)