#define RZG2L_ADCR(n)                  (0x30 + ((n) * 0x4))
 #define RZG2L_ADCR_AD_MASK             GENMASK(11, 0)
 
-#define RZG2L_ADSMP_DEFUALT_SAMPLING   0x578
+#define RZG2L_ADSMP_DEFAULT_SAMPLING   0x578
 
 #define RZG2L_ADC_MAX_CHANNELS         8
 #define RZG2L_ADC_CHN_MASK             0x7
        reg &= ~RZG2L_ADM3_ADIL_MASK;
        reg &= ~RZG2L_ADM3_ADCMP_MASK;
        reg &= ~RZG2L_ADM3_ADSMP_MASK;
-       reg |= (RZG2L_ADM3_ADCMP_E | RZG2L_ADSMP_DEFUALT_SAMPLING);
+       reg |= (RZG2L_ADM3_ADCMP_E | RZG2L_ADSMP_DEFAULT_SAMPLING);
        rzg2l_adc_writel(adc, RZG2L_ADM(3), reg);
 
 exit_hw_init: