arm64: zynqmp: Switch to amd.com emails
authorMichal Simek <michal.simek@amd.com>
Tue, 30 May 2023 10:42:41 +0000 (12:42 +0200)
committerMichal Simek <michal.simek@amd.com>
Mon, 5 Jun 2023 11:14:21 +0000 (13:14 +0200)
Update my and DPs email address to match current setup.

Reviewed-by: Laurent Pinchart <laurent.pinchart@ideasonboard.com>
Acked-by: Krzysztof Kozlowski <krzysztof.kozlowski@linaro.org>
Signed-off-by: Michal Simek <michal.simek@amd.com>
Link: https://lore.kernel.org/r/108cbbbab29e13d386d38a779fd582f10844a030.1685443337.git.michal.simek@amd.com
24 files changed:
arch/arm64/boot/dts/xilinx/avnet-ultra96-rev1.dts
arch/arm64/boot/dts/xilinx/zynqmp-clk-ccf.dtsi
arch/arm64/boot/dts/xilinx/zynqmp-sck-kv-g-revA.dtso
arch/arm64/boot/dts/xilinx/zynqmp-sck-kv-g-revB.dtso
arch/arm64/boot/dts/xilinx/zynqmp-sm-k26-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-smk-k26-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1232-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1254-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1751-xm015-dc1.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1751-xm016-dc2.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1751-xm017-dc3.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1751-xm018-dc4.dts
arch/arm64/boot/dts/xilinx/zynqmp-zc1751-xm019-dc5.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu100-revC.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu102-rev1.0.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu102-rev1.1.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu102-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu102-revB.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu104-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu104-revC.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu106-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu111-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp-zcu1275-revA.dts
arch/arm64/boot/dts/xilinx/zynqmp.dtsi

index 88aa06fa78a8c57315d51495c194cc7be5e1337e..4c1bd69e7553e288fb20deeda4accb3ecd983d63 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2018, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 719ea5d5ae88d6bbebfdc613e27f35ef1cb50403..f04716841a0c0e65dc4c3ed18884c5a381511bbf 100644 (file)
@@ -5,7 +5,7 @@
  * (C) Copyright 2017 - 2022, Xilinx, Inc.
  * (C) Copyright 2022 - 2023, Advanced Micro Devices, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include <dt-bindings/clock/xlnx-zynqmp-clk.h>
index bebbe955eec12f15a9af4233ec9a25ffa91c9237..669fe6084f3ff3ef17769ca26af625c68d23c94e 100644 (file)
@@ -9,7 +9,7 @@
  * "Y" - A01 board modified with legacy interposer (Nexperia)
  * "Z" - A01 board modified with Diode interposer
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include <dt-bindings/gpio/gpio.h>
index 8e66448f35a9dd5616583daf383162b44e01296c..7886a19139eeb2bf465f2ef14a579eab6bc20bcd 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2020 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include <dt-bindings/gpio/gpio.h>
index 464e28bf078a446d5fe06ba7722407b25102958a..c1ab1ab690df47ce4cd5aeee049d5258f819016a 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2020 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index c70966c1f344953b1667f05719bb256a7760ccc7..85b0d1677240657e73437d6465b1fe1fcd8def78 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2020 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include "zynqmp-sm-k26-revA.dts"
index f1598527e5eccbdca3d6ddbb46fdcc532a2deb4d..48d6a72024065f640ccc1117bafd11ec7f533ce2 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2017 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 04efa1683eaa918a249dd056a0302d40487ab5aa..e80484f9b1379131c2024e2fbcfd5099339b713f 100644 (file)
@@ -4,8 +4,8 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
- * Siva Durga Prasad Paladugu <sivadur@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
+ * Siva Durga Prasad Paladugu <siva.durga.prasad.paladugu@amd.com>
  */
 
 /dts-v1/;
index f89ef2afcd9e570d5f61e5ce9e22d1636f68c653..1a7995ee62ce0ff5aa797b3740b36d767baf967a 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 868ca655a2205fea1f02deb1546ca719b9560921..869b733a0634891d3338dd6f665ec9dae29bd1bb 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 381cc682cef9a35da6adfed6f8dacf00d9e63250..38b0a312171b70b7cb0147f754d1be8d8f7edb5f 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 6e0106bf12942c89e97784baf71254dfaf237906..05be71eab722fc19cf61ed2a51b93cf516d0058d 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index ae2d03d98322cf9bde7cc1afc6e6d01af9800eea..b1e933b8a2cdb86c7072382ad731ca736673e0e5 100644 (file)
@@ -4,8 +4,8 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Siva Durga Prasad <siva.durga.paladugu@xilinx.com>
- * Michal Simek <michal.simek@xilinx.com>
+ * Siva Durga Prasad Paladugu <siva.durga.prasad.paladugu@amd.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 70c48079575dd8e753dfc05cff08b126438e38a9..544801814bd5d069dcdf5063cd565b1815066aee 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  * Nathalie Chan King Choy
  */
 
index 6647e97edba36732462e1050629aa05539dff554..c8f71a1aec895679ec0e90226402e690f410b65b 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2018, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include "zynqmp-zcu102-revB.dts"
index b6798394fcf4b1831e34f7227dde42504d19ec5e..705369766a55010794405d612740f43a0d7f254d 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2020, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include "zynqmp-zcu102-rev1.0.dts"
index d600eeb5b2b703fbdc338066f9b895e27d0c6eb5..230ef94d5dcb1313bf4ddd7ea7b744f0b0e8332e 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2015 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index f7d718ff116b6536881405e62bd9a36a045f3a06..63419deb5b336157a7be08436ea415ab1a97d91c 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 #include "zynqmp-zcu102-revA.dts"
index 473fae564906ddd20f3653db8dacf54d2424c8af..d178a4f898c9420823a39ccc218ffacb43970c4f 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2017 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index c8ba9ed157be963ab4483e4df6bde105751ea878..38b11594c0742b390ed0c75c667ed83eb7b9e012 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2017 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 09773b7200f836d464c7b303971b3e689f0ff2f1..8af0879806cf06d9862657aae04db50475f530b6 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2016 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index e0305dcbb010d901c6a662f766db5d8b8507b832..f76687914e309749450ff64fc390834e2e81c45d 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2017 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  */
 
 /dts-v1/;
index 4874e0ad914e5f497f0acfb63ee482c79d484edf..e615286b8effc5d74125a7d78d9ac2988c8050a4 100644 (file)
@@ -4,8 +4,8 @@
  *
  * (C) Copyright 2017 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
- * Siva Durga Prasad Paladugu <sivadur@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
+ * Siva Durga Prasad Paladugu <siva.durga.prasad.paladugu@amd.com>
  */
 
 /dts-v1/;
index 850b497d7a8122cce9cc531de0569ad6bed800f4..a961bb6f31ffcff5534b8e3af076d134b330dcbc 100644 (file)
@@ -4,7 +4,7 @@
  *
  * (C) Copyright 2014 - 2021, Xilinx, Inc.
  *
- * Michal Simek <michal.simek@xilinx.com>
+ * Michal Simek <michal.simek@amd.com>
  *
  * This program is free software; you can redistribute it and/or
  * modify it under the terms of the GNU General Public License as