int num_resets;
 };
 
-/* 6 clocks typically, 7 for sm8250 */
+#define QCOM_PCIE_2_7_0_MAX_CLOCKS             12
+#define QCOM_PCIE_2_7_0_MAX_SUPPLIES           2
 struct qcom_pcie_resources_2_7_0 {
-       struct clk_bulk_data clks[12];
+       struct clk_bulk_data clks[QCOM_PCIE_2_7_0_MAX_CLOCKS];
        int num_clks;
-       struct regulator_bulk_data supplies[2];
+       struct regulator_bulk_data supplies[QCOM_PCIE_2_7_0_MAX_SUPPLIES];
        struct reset_control *pci_reset;
 };
 
+#define QCOM_PCIE_2_9_0_MAX_CLOCKS             5
 struct qcom_pcie_resources_2_9_0 {
-       struct clk_bulk_data clks[5];
+       struct clk_bulk_data clks[QCOM_PCIE_2_9_0_MAX_CLOCKS];
        struct reset_control *rst;
 };