.hw.init = &(struct clk_init_data){
                        .name = "gpucc_cxo_clk",
                        .parent_data = &(const struct clk_parent_data){
-                               .fw_name = "xo",
-                               .name = "xo"
+                               .fw_name = "xo"
                        },
                        .num_parents = 1,
                        .ops = &clk_branch2_ops,
        { .hw = &gpucc_cxo_clk.clkr.hw },
        { .hw = &gpu_pll0_pll_out_main.clkr.hw },
        { .hw = &gpu_pll1_pll_out_main.clkr.hw },
-       { .fw_name = "gcc_gpu_gpll0_clk", .name = "gcc_gpu_gpll0_clk" },
+       { .fw_name = "gcc_gpu_gpll0_clk" },
 };
 
 static struct clk_rcg2_gfx3d gfx3d_clk_src = {
 
 static const struct clk_parent_data gpucc_parent_data_0[] = {
        { .hw = &gpucc_cxo_clk.clkr.hw },
-       { .fw_name = "gcc_gpu_gpll0_clk", .name = "gcc_gpu_gpll0_clk" },
-       { .fw_name = "gcc_gpu_gpll0_div_clk", .name = "gcc_gpu_gpll0_div_clk" },
+       { .fw_name = "gcc_gpu_gpll0_clk" },
+       { .fw_name = "gcc_gpu_gpll0_div_clk" },
 };
 
 static const struct freq_tbl ftbl_rbbmtimer_clk_src[] = {