return 0;
 }
 
-static const struct rtw89_pci_bd_ram bd_ram_table[RTW89_TXCH_NUM] = {
+const struct rtw89_pci_bd_ram rtw89_bd_ram_table_dual[RTW89_TXCH_NUM] = {
        [RTW89_TXCH_ACH0] = {.start_idx = 0,  .max_num = 5, .min_num = 2},
        [RTW89_TXCH_ACH1] = {.start_idx = 5,  .max_num = 5, .min_num = 2},
        [RTW89_TXCH_ACH2] = {.start_idx = 10, .max_num = 5, .min_num = 2},
        [RTW89_TXCH_CH11] = {.start_idx = 55, .max_num = 5, .min_num = 1},
        [RTW89_TXCH_CH12] = {.start_idx = 60, .max_num = 4, .min_num = 1},
 };
+EXPORT_SYMBOL(rtw89_bd_ram_table_dual);
+
+const struct rtw89_pci_bd_ram rtw89_bd_ram_table_single[RTW89_TXCH_NUM] = {
+       [RTW89_TXCH_ACH0] = {.start_idx = 0,  .max_num = 5, .min_num = 2},
+       [RTW89_TXCH_ACH1] = {.start_idx = 5,  .max_num = 5, .min_num = 2},
+       [RTW89_TXCH_ACH2] = {.start_idx = 10, .max_num = 5, .min_num = 2},
+       [RTW89_TXCH_ACH3] = {.start_idx = 15, .max_num = 5, .min_num = 2},
+       [RTW89_TXCH_CH8]  = {.start_idx = 20, .max_num = 4, .min_num = 1},
+       [RTW89_TXCH_CH9]  = {.start_idx = 24, .max_num = 4, .min_num = 1},
+       [RTW89_TXCH_CH12] = {.start_idx = 28, .max_num = 4, .min_num = 1},
+};
+EXPORT_SYMBOL(rtw89_bd_ram_table_single);
 
 static void rtw89_pci_reset_trx_rings(struct rtw89_dev *rtwdev)
 {
        struct rtw89_pci *rtwpci = (struct rtw89_pci *)rtwdev->priv;
        const struct rtw89_pci_info *info = rtwdev->pci_info;
+       const struct rtw89_pci_bd_ram *bd_ram_table = *info->bd_ram_table;
        struct rtw89_pci_tx_ring *tx_ring;
        struct rtw89_pci_rx_ring *rx_ring;
        struct rtw89_pci_dma_ring *bd_ring;
 
        struct rtw89_pci_ch_dma_addr rx[RTW89_RXCH_NUM];
 };
 
+struct rtw89_pci_bd_ram {
+       u8 start_idx;
+       u8 max_num;
+       u8 min_num;
+};
+
 struct rtw89_pci_info {
        enum mac_ax_bd_trunc_mode txbd_trunc_mode;
        enum mac_ax_bd_trunc_mode rxbd_trunc_mode;
        u32 tx_dma_ch_mask;
        const struct rtw89_pci_bd_idx_addr *bd_idx_addr_low_power;
        const struct rtw89_pci_ch_dma_addr_set *dma_addr_set;
+       const struct rtw89_pci_bd_ram (*bd_ram_table)[RTW89_TXCH_NUM];
 
        int (*ltr_set)(struct rtw89_dev *rtwdev, bool en);
        u32 (*fill_txaddr_info)(struct rtw89_dev *rtwdev,
                                struct rtw89_pci_isrs *isrs);
 };
 
-struct rtw89_pci_bd_ram {
-       u8 start_idx;
-       u8 max_num;
-       u8 min_num;
-};
-
 struct rtw89_pci_tx_data {
        dma_addr_t dma;
 };
 extern const struct dev_pm_ops rtw89_pm_ops;
 extern const struct rtw89_pci_ch_dma_addr_set rtw89_pci_ch_dma_addr_set;
 extern const struct rtw89_pci_ch_dma_addr_set rtw89_pci_ch_dma_addr_set_v1;
+extern const struct rtw89_pci_bd_ram rtw89_bd_ram_table_dual[RTW89_TXCH_NUM];
+extern const struct rtw89_pci_bd_ram rtw89_bd_ram_table_single[RTW89_TXCH_NUM];
 
 struct pci_device_id;