dispc_write_reg(dispc, DISPC_TIMING_H(channel), timing_h);
        dispc_write_reg(dispc, DISPC_TIMING_V(channel), timing_v);
 
-       if (vm->flags & DISPLAY_FLAGS_VSYNC_HIGH)
-               vs = false;
-       else
-               vs = true;
-
-       if (vm->flags & DISPLAY_FLAGS_HSYNC_HIGH)
-               hs = false;
-       else
-               hs = true;
-
-       if (vm->flags & DISPLAY_FLAGS_DE_HIGH)
-               de = false;
-       else
-               de = true;
-
-       if (vm->flags & DISPLAY_FLAGS_PIXDATA_POSEDGE)
-               ipc = false;
-       else
-               ipc = true;
-
-       /* always use the 'rf' setting */
-       onoff = true;
-
-       if (vm->flags & DISPLAY_FLAGS_SYNC_POSEDGE)
-               rf = true;
-       else
-               rf = false;
+       vs = !!(vm->flags & DISPLAY_FLAGS_VSYNC_LOW);
+       hs = !!(vm->flags & DISPLAY_FLAGS_HSYNC_LOW);
+       de = !!(vm->flags & DISPLAY_FLAGS_DE_LOW);
+       ipc = !!(vm->flags & DISPLAY_FLAGS_PIXDATA_NEGEDGE);
+       onoff = true; /* always use the 'rf' setting */
+       rf = !!(vm->flags & DISPLAY_FLAGS_SYNC_POSEDGE);
 
        l = FLD_VAL(onoff, 17, 17) |
                FLD_VAL(rf, 16, 16) |