/* Hook the standard slave config to fixup some HW related alignment
  * restrictions
  */
-static int pata_macio_slave_config(struct scsi_device *sdev)
+static int pata_macio_device_configure(struct scsi_device *sdev,
+               struct queue_limits *lim)
 {
        struct ata_port *ap = ata_shost_to_port(sdev->host);
        struct pata_macio_priv *priv = ap->private_data;
 
        /* OHare has issues with non cache aligned DMA on some chipsets */
        if (priv->kind == controller_ohare) {
-               blk_queue_update_dma_alignment(sdev->request_queue, 31);
+               lim->dma_alignment = 31;
                blk_queue_update_dma_pad(sdev->request_queue, 31);
 
                /* Tell the world about it */
        /* Shasta and K2 seem to have "issues" with reads ... */
        if (priv->kind == controller_sh_ata6 || priv->kind == controller_k2_ata6) {
                /* Allright these are bad, apply restrictions */
-               blk_queue_update_dma_alignment(sdev->request_queue, 15);
+               lim->dma_alignment = 15;
                blk_queue_update_dma_pad(sdev->request_queue, 15);
 
                /* We enable MWI and hack cache line size directly here, this
         * use 64K minus 256
         */
        .max_segment_size       = MAX_DBDMA_SEG,
-       .slave_configure        = pata_macio_slave_config,
+       .device_configure       = pata_macio_device_configure,
        .sdev_groups            = ata_common_sdev_groups,
        .can_queue              = ATA_DEF_QUEUE,
        .tag_alloc_policy       = BLK_TAG_ALLOC_RR,