struct usbnet *dev = netdev_priv(netdev);
        u16 res;
 
+       mutex_lock(&dev->phy_mutex);
        asix_set_sw_mii(dev);
        asix_read_cmd(dev, AX_CMD_READ_MII_REG, phy_id,
                                (__u16)loc, 2, (u16 *)&res);
        asix_set_hw_mii(dev);
+       mutex_unlock(&dev->phy_mutex);
 
        devdbg(dev, "asix_mdio_read() phy_id=0x%02x, loc=0x%02x, returns=0x%04x", phy_id, loc, le16_to_cpu(res & 0xffff));
 
        u16 res = cpu_to_le16(val);
 
        devdbg(dev, "asix_mdio_write() phy_id=0x%02x, loc=0x%02x, val=0x%04x", phy_id, loc, val);
+       mutex_lock(&dev->phy_mutex);
        asix_set_sw_mii(dev);
        asix_write_cmd(dev, AX_CMD_WRITE_MII_REG, phy_id,
                                (__u16)loc, 2, (u16 *)&res);
        asix_set_hw_mii(dev);
+       mutex_unlock(&dev->phy_mutex);
 }
 
 /* Get the PHY Identifier from the PHYSID1 & PHYSID2 MII registers */
 
                HIF_REG_PHY_CMD2_PEND_FLAG_BIT | index,
        };
 
+       mutex_lock(&dev->phy_mutex);
        /* write the MII command */
        ret = mcs7830_set_reg(dev, HIF_REG_PHY_CMD1, 2, cmd);
        if (ret < 0)
        dev_dbg(&dev->udev->dev, "read PHY reg %02x: %04x (%d tries)\n",
                index, val, i);
 out:
+       mutex_unlock(&dev->phy_mutex);
        return ret;
 }
 
                HIF_REG_PHY_CMD2_PEND_FLAG_BIT | (index & 0x1F),
        };
 
+       mutex_lock(&dev->phy_mutex);
+
        /* write the new register contents */
        le_val = cpu_to_le16(val);
        ret = mcs7830_set_reg(dev, HIF_REG_PHY_DATA, 2, &le_val);
        dev_dbg(&dev->udev->dev, "write PHY reg %02x: %04x (%d tries)\n",
                index, val, i);
 out:
+       mutex_unlock(&dev->phy_mutex);
        return ret;
 }
 
 
        dev->delay.function = usbnet_bh;
        dev->delay.data = (unsigned long) dev;
        init_timer (&dev->delay);
+       mutex_init (&dev->phy_mutex);
 
        SET_MODULE_OWNER (net);
        dev->net = net;