pinctrl: fix several typos
authorDejin Zheng <zhengdejin5@gmail.com>
Tue, 21 Apr 2020 14:24:02 +0000 (22:24 +0800)
committerLinus Walleij <linus.walleij@linaro.org>
Tue, 28 Apr 2020 11:26:49 +0000 (13:26 +0200)
use codespell to fix lots of typos over frontends.

Signed-off-by: Dejin Zheng <zhengdejin5@gmail.com>
Reviewed-by: Geert Uytterhoeven <geert+renesas@glider.be>
Acked-by: Geert Uytterhoeven <geert+renesas@glider.be>
CC: Andy Shevchenko <andy.shevchenko@gmail.com>
Link: https://lore.kernel.org/r/20200421142402.9524-1-zhengdejin5@gmail.com
Signed-off-by: Linus Walleij <linus.walleij@linaro.org>
drivers/pinctrl/freescale/pinctrl-imx1-core.c
drivers/pinctrl/pinctrl-lantiq.c
drivers/pinctrl/pinctrl-sx150x.c
drivers/pinctrl/sh-pfc/pfc-sh7269.c
drivers/pinctrl/tegra/pinctrl-tegra-xusb.c
drivers/pinctrl/zte/pinctrl-zx.c

index c00d0022d311bdf01adc5f30409a60abdd60c6eb..0c1c0e72fa8e553710adae6fd5c2a9ed346f69f3 100644 (file)
@@ -60,7 +60,7 @@ struct imx1_pinctrl {
 
 /*
  * IMX1 IOMUXC manages the pins based on ports. Each port has 32 pins. IOMUX
- * control register are seperated into function, output configuration, input
+ * control registers are separated into function, output configuration, input
  * configuration A, input configuration B, GPIO in use and data direction.
  *
  * Those controls that are represented by 1 bit have a direct mapping between
index aa92f141b86563cc13b7c85e08ec040972074847..626e02d7a1ba17c10a6baafeac14501095082dfb 100644 (file)
@@ -221,7 +221,7 @@ static int match_mux(const struct ltq_mfp_pin *mfp, unsigned mux)
        return i;
 }
 
-/* dont assume .mfp is linearly mapped. find the mfp with the correct .pin */
+/* don't assume .mfp is linearly mapped. find the mfp with the correct .pin */
 static int match_mfp(const struct ltq_pinmux_info *info, int pin)
 {
        int i;
index 6e74bd87d9591b21a97ab1cd10638decbd4b83ba..708bc91862fe1f29fa37bf845bd631dfcafaabba 100644 (file)
@@ -988,7 +988,7 @@ static unsigned int sx150x_maybe_swizzle(struct sx150x_pinctrl *pctl,
 /*
  * In order to mask the differences between 16 and 8 bit expander
  * devices we set up a sligthly ficticious regmap that pretends to be
- * a set of 32-bit (to accomodate RegSenseLow/RegSenseHigh
+ * a set of 32-bit (to accommodate RegSenseLow/RegSenseHigh
  * pair/quartet) registers and transparently reconstructs those
  * registers via multiple I2C/SMBus reads
  *
index d20974a55d93add1f1ee28cdebe87fc8a05c9100..e2916aaa83044e33efd776b545aa5221e4c0f116 100644 (file)
@@ -1963,8 +1963,9 @@ static const struct pinmux_func pinmux_func_gpios[] = {
 static const struct pinmux_cfg_reg pinmux_config_regs[] = {
        /* "name" addr register_size Field_Width */
 
-       /* where Field_Width is 1 for single mode registers or 4 for upto 16
-          mode registers and modes are described in assending order [0..16] */
+       /* where Field_Width is 1 for single mode registers or 4 for up to 16
+        * mode registers and modes are described in assending order [0..15]
+        */
 
        { PINMUX_CFG_REG("PAIOR0", 0xfffe3812, 16, 1, GROUP(
                0, 0, 0, 0, 0, 0, 0, 0,
index 6f7b3767f453e0f209c00a10574d7cfb47f3cf5d..43922ab8166643dd52bca4c866d89449dc297695 100644 (file)
@@ -123,7 +123,7 @@ static int tegra_xusb_padctl_get_group_pins(struct pinctrl_dev *pinctrl,
                                            unsigned *num_pins)
 {
        /*
-        * For the tegra-xusb pad controller groups are synonomous
+        * For the tegra-xusb pad controller groups are synonymous
         * with lanes/pins and there is always one lane/pin per group.
         */
        *pins = &pinctrl->desc->pins[group].number;
index 786bf89487d6d260bbc302e18084c63fd248f58a..80d00ab8c110b6e714c55ae4568c21ea351a4fb6 100644 (file)
@@ -94,7 +94,7 @@ static int zx_set_mux(struct pinctrl_dev *pctldev, unsigned int func_selector,
        if (data->aon_pin) {
                /*
                 * It's an AON pin, whose mux register offset and bit position
-                * can be caluculated from pin number.  Each register covers 16
+                * can be calculated from pin number.  Each register covers 16
                 * pins, and each pin occupies 2 bits.
                 */
                u16 aoffset = pindesc->number / 16 * 4;