BIT(DMA_DEV_TO_DEV))
 
 #define SDMA_WATERMARK_LEVEL_N_FIFOS   GENMASK(15, 12)
+#define SDMA_WATERMARK_LEVEL_OFF_FIFOS  GENMASK(19, 16)
+#define SDMA_WATERMARK_LEVEL_WORDS_PER_FIFO   GENMASK(31, 28)
 #define SDMA_WATERMARK_LEVEL_SW_DONE   BIT(23)
 
 #define SDMA_DONE0_CONFIG_DONE_SEL     BIT(7)
  * @n_fifos_src:       number of source device fifos
  * @n_fifos_dst:       number of destination device fifos
  * @sw_done:           software done flag
+ * @stride_fifos_src:  stride for source device FIFOs
+ * @stride_fifos_dst:  stride for destination device FIFOs
+ * @words_per_fifo:    copy number of words one time for one FIFO
  */
 struct sdma_channel {
        struct virt_dma_chan            vc;
        bool                            is_ram_script;
        unsigned int                    n_fifos_src;
        unsigned int                    n_fifos_dst;
+       unsigned int                    stride_fifos_src;
+       unsigned int                    stride_fifos_dst;
+       unsigned int                    words_per_fifo;
        bool                            sw_done;
 };
 
 static void sdma_set_watermarklevel_for_sais(struct sdma_channel *sdmac)
 {
        unsigned int n_fifos;
+       unsigned int stride_fifos;
+       unsigned int words_per_fifo;
 
        if (sdmac->sw_done)
                sdmac->watermark_level |= SDMA_WATERMARK_LEVEL_SW_DONE;
 
-       if (sdmac->direction == DMA_DEV_TO_MEM)
+       if (sdmac->direction == DMA_DEV_TO_MEM) {
                n_fifos = sdmac->n_fifos_src;
-       else
+               stride_fifos = sdmac->stride_fifos_src;
+       } else {
                n_fifos = sdmac->n_fifos_dst;
+               stride_fifos = sdmac->stride_fifos_dst;
+       }
+
+       words_per_fifo = sdmac->words_per_fifo;
 
        sdmac->watermark_level |=
                        FIELD_PREP(SDMA_WATERMARK_LEVEL_N_FIFOS, n_fifos);
+       sdmac->watermark_level |=
+                       FIELD_PREP(SDMA_WATERMARK_LEVEL_OFF_FIFOS, stride_fifos);
+       if (words_per_fifo)
+               sdmac->watermark_level |=
+                       FIELD_PREP(SDMA_WATERMARK_LEVEL_WORDS_PER_FIFO, (words_per_fifo - 1));
 }
 
 static int sdma_config_channel(struct dma_chan *chan)
                }
                sdmac->n_fifos_src = sdmacfg->n_fifos_src;
                sdmac->n_fifos_dst = sdmacfg->n_fifos_dst;
+               sdmac->stride_fifos_src = sdmacfg->stride_fifos_src;
+               sdmac->stride_fifos_dst = sdmacfg->stride_fifos_dst;
+               sdmac->words_per_fifo = sdmacfg->words_per_fifo;
                sdmac->sw_done = sdmacfg->sw_done;
        }
 
 
  * struct sdma_peripheral_config - SDMA config for audio
  * @n_fifos_src: Number of FIFOs for recording
  * @n_fifos_dst: Number of FIFOs for playback
+ * @stride_fifos_src: FIFO address stride for recording, 0 means all FIFOs are
+ *                    continuous, 1 means 1 word stride between FIFOs. All stride
+ *                    between FIFOs should be same.
+ * @stride_fifos_dst: FIFO address stride for playback
+ * @words_per_fifo: numbers of words per FIFO fetch/fill, 1 means
+ *                  one channel per FIFO, 2 means 2 channels per FIFO..
+ *                  If 'n_fifos_src =  4' and 'words_per_fifo = 2', it
+ *                  means the first two words(channels) fetch from FIFO0
+ *                  and then jump to FIFO1 for next two words, and so on
+ *                  after the last FIFO3 fetched, roll back to FIFO0.
  * @sw_done: Use software done. Needed for PDM (micfil)
  *
  * Some i.MX Audio devices (SAI, micfil) have multiple successive FIFO
 struct sdma_peripheral_config {
        int n_fifos_src;
        int n_fifos_dst;
+       int stride_fifos_src;
+       int stride_fifos_dst;
+       int words_per_fifo;
        bool sw_done;
 };