dmaengine: dw-axi-dmac: cleanup comments
authorTom Rix <trix@redhat.com>
Wed, 9 Mar 2022 02:00:56 +0000 (18:00 -0800)
committerVinod Koul <vkoul@kernel.org>
Fri, 11 Mar 2022 10:35:01 +0000 (16:05 +0530)
For spdx, /* */ for *.h, remove extra space

Replacements
configurarion to configuration
inerrupts to interrupts
chanels to channels

Signed-off-by: Tom Rix <trix@redhat.com>
Link: https://lore.kernel.org/r/20220309020056.1026106-1-trix@redhat.com
Signed-off-by: Vinod Koul <vkoul@kernel.org>
drivers/dma/dw-axi-dmac/dw-axi-dmac-platform.c
drivers/dma/dw-axi-dmac/dw-axi-dmac.h

index 33baf1591a490590da48dfafc02a7f1b684e0818..e9c9bcb1f5c20ffc2f8eb93bd6c086069e385506 100644 (file)
@@ -1,4 +1,4 @@
-// SPDX-License-Identifier:  GPL-2.0
+// SPDX-License-Identifier: GPL-2.0
 // (C) 2017-2018 Synopsys, Inc. (www.synopsys.com)
 
 /*
@@ -35,7 +35,7 @@
 /*
  * The set of bus widths supported by the DMA controller. DW AXI DMAC supports
  * master data bus width up to 512 bits (for both AXI master interfaces), but
- * it depends on IP block configurarion.
+ * it depends on IP block configuration.
  */
 #define AXI_DMA_BUSWIDTHS                \
        (DMA_SLAVE_BUSWIDTH_1_BYTE      | \
@@ -1089,10 +1089,10 @@ static irqreturn_t dw_axi_dma_interrupt(int irq, void *dev_id)
 
        u32 status, i;
 
-       /* Disable DMAC inerrupts. We'll enable them after processing chanels */
+       /* Disable DMAC interrupts. We'll enable them after processing channels */
        axi_dma_irq_disable(chip);
 
-       /* Poll, clear and process every chanel interrupt status */
+       /* Poll, clear and process every channel interrupt status */
        for (i = 0; i < dw->hdata->nr_channels; i++) {
                chan = &dw->chan[i];
                status = axi_chan_irq_read(chan);
index be69a0b76860db43697b192a10ec2c62b693bb1c..e9d5eb0fd5948acc21989e7c9d58d1f6901910d1 100644 (file)
@@ -1,4 +1,4 @@
-// SPDX-License-Identifier:  GPL-2.0
+/* SPDX-License-Identifier: GPL-2.0 */
 // (C) 2017-2018 Synopsys, Inc. (www.synopsys.com)
 
 /*