* @id_event: indicates there is an id event, and handled at ci_otg_work
  * @b_sess_valid_event: indicates there is a vbus event, and handled
  * at ci_otg_work
+ * @imx28_write_fix: Freescale imx28 needs swp instruction for writing
  */
 struct ci_hdrc {
        struct device                   *dev;
        struct dentry                   *debugfs;
        bool                            id_event;
        bool                            b_sess_valid_event;
+       bool                            imx28_write_fix;
 };
 
 static inline struct ci_role_driver *ci_role(struct ci_hdrc *ci)
        return ioread32(ci->hw_bank.regmap[reg]) & mask;
 }
 
+#ifdef CONFIG_SOC_IMX28
+static inline void imx28_ci_writel(u32 val, volatile void __iomem *addr)
+{
+       __asm__ ("swp %0, %0, [%1]" : : "r"(val), "r"(addr));
+}
+#else
+static inline void imx28_ci_writel(u32 val, volatile void __iomem *addr)
+{
+}
+#endif
+
+static inline void __hw_write(struct ci_hdrc *ci, u32 val,
+               void __iomem *addr)
+{
+       if (ci->imx28_write_fix)
+               imx28_ci_writel(val, addr);
+       else
+               iowrite32(val, addr);
+}
+
 /**
  * hw_write: writes to a hw register
  * @reg:  register index
                data = (ioread32(ci->hw_bank.regmap[reg]) & ~mask)
                        | (data & mask);
 
-       iowrite32(data, ci->hw_bank.regmap[reg]);
+       __hw_write(ci, data, ci->hw_bank.regmap[reg]);
 }
 
 /**
 {
        u32 val = ioread32(ci->hw_bank.regmap[reg]) & mask;
 
-       iowrite32(val, ci->hw_bank.regmap[reg]);
+       __hw_write(ci, val, ci->hw_bank.regmap[reg]);
        return val;
 }
 
 
        ehci->caps = ci->hw_bank.cap;
        ehci->has_hostpc = ci->hw_bank.lpm;
        ehci->has_tdi_phy_lpm = ci->hw_bank.lpm;
+       ehci->imx28_write_fix = ci->imx28_write_fix;
 
        if (ci->platdata->reg_vbus) {
                ret = regulator_enable(ci->platdata->reg_vbus);
 
         * but otg is not supported (no register otgsc).
         */
 #define CI_HDRC_DUAL_ROLE_NOT_OTG      BIT(4)
+#define CI_HDRC_IMX28_WRITE_FIX                BIT(5)
        enum usb_dr_mode        dr_mode;
 #define CI_HDRC_CONTROLLER_RESET_EVENT         0
 #define CI_HDRC_CONTROLLER_STOPPED_EVENT       1