#define WDTSET         0x04
 #define WDTTIM         0x08
 #define WDTINT         0x0C
+#define PECR           0x10
+#define PEEN           0x14
 #define WDTCNT_WDTEN   BIT(0)
 #define WDTINT_INTDISP BIT(0)
+#define PEEN_FORCE     BIT(0)
 
 #define WDT_DEFAULT_TIMEOUT            60U
 
 {
        struct rzg2l_wdt_priv *priv = watchdog_get_drvdata(wdev);
 
-       /* Reset the module before we modify any register */
-       reset_control_reset(priv->rstc);
-
        clk_prepare_enable(priv->pclk);
        clk_prepare_enable(priv->osc_clk);
 
-       /* smallest counter value to reboot soon */
-       rzg2l_wdt_write(priv, WDTSET_COUNTER_VAL(1), WDTSET);
+       /* Generate Reset (WDTRSTB) Signal on parity error */
+       rzg2l_wdt_write(priv, 0, PECR);
 
-       /* Enable watchdog timer*/
-       rzg2l_wdt_write(priv, WDTCNT_WDTEN, WDTCNT);
+       /* Force parity error */
+       rzg2l_wdt_write(priv, PEEN_FORCE, PEEN);
 
        return 0;
 }