wifi: rtw89: mac: update RTS threshold according to chip gen
authorZong-Zhe Yang <kevin_yang@realtek.com>
Thu, 12 Oct 2023 02:14:50 +0000 (10:14 +0800)
committerKalle Valo <kvalo@kernel.org>
Sat, 14 Oct 2023 06:43:31 +0000 (09:43 +0300)
When TX size or time of packet over RTS threshold set by this register,
hardware will use RTS protection automatically. Since WiFi 6 and 7 chips
have different register address for this, separate the address according
to chip gen.

Signed-off-by: Zong-Zhe Yang <kevin_yang@realtek.com>
Signed-off-by: Ping-Ke Shih <pkshih@realtek.com>
Signed-off-by: Kalle Valo <kvalo@kernel.org>
Link: https://lore.kernel.org/r/20231012021455.19816-2-pkshih@realtek.com
drivers/net/wireless/realtek/rtw89/mac.c
drivers/net/wireless/realtek/rtw89/mac.h
drivers/net/wireless/realtek/rtw89/mac_be.c
drivers/net/wireless/realtek/rtw89/reg.h

index f1d14e84cda7a84d78aa05e67a7dbf4be708b398..4587bd596c32a7c3b67402e5db1b244c05a3ef0a 100644 (file)
@@ -4840,6 +4840,7 @@ void rtw89_mac_update_rts_threshold(struct rtw89_dev *rtwdev, u8 mac_idx)
 #define MAC_AX_LEN_TH_MAX  255
 #define MAC_AX_TIME_TH_DEF 88
 #define MAC_AX_LEN_TH_DEF  4080
+       const struct rtw89_mac_gen_def *mac = rtwdev->chip->mac_def;
        struct ieee80211_hw *hw = rtwdev->hw;
        u32 rts_threshold = hw->wiphy->rts_threshold;
        u32 time_th, len_th;
@@ -4856,7 +4857,7 @@ void rtw89_mac_update_rts_threshold(struct rtw89_dev *rtwdev, u8 mac_idx)
        time_th = min_t(u32, time_th >> MAC_AX_TIME_TH_SH, MAC_AX_TIME_TH_MAX);
        len_th = min_t(u32, len_th >> MAC_AX_LEN_TH_SH, MAC_AX_LEN_TH_MAX);
 
-       reg = rtw89_mac_reg_by_idx(rtwdev, R_AX_AGG_LEN_HT_0, mac_idx);
+       reg = rtw89_mac_reg_by_idx(rtwdev, mac->agg_len_ht, mac_idx);
        rtw89_write16_mask(rtwdev, reg, B_AX_RTS_TXTIME_TH_MASK, time_th);
        rtw89_write16_mask(rtwdev, reg, B_AX_RTS_LEN_TH_MASK, len_th);
 }
@@ -5751,6 +5752,7 @@ const struct rtw89_mac_gen_def rtw89_mac_gen_ax = {
        .mem_base_addrs = rtw89_mac_mem_base_addrs_ax,
        .rx_fltr = R_AX_RX_FLTR_OPT,
        .port_base = &rtw89_port_base_ax,
+       .agg_len_ht = R_AX_AGG_LEN_HT_0,
 
        .disable_cpu = rtw89_mac_disable_cpu_ax,
        .fwdl_enable_wcpu = rtw89_mac_enable_cpu_ax,
index 617fd2aea7768531a2a56950dd5997f62bce8416..b318027a977f22dcdac067d692668dd515bfc3be 100644 (file)
@@ -859,6 +859,7 @@ struct rtw89_mac_gen_def {
        const u32 *mem_base_addrs;
        u32 rx_fltr;
        const struct rtw89_port_reg *port_base;
+       u32 agg_len_ht;
 
        void (*disable_cpu)(struct rtw89_dev *rtwdev);
        int (*fwdl_enable_wcpu)(struct rtw89_dev *rtwdev, u8 boot_reason,
index 8af71d8a659aa5823f880543959babbe25522cdf..6c277b6b25b8c3c197857431264737c2159814e4 100644 (file)
@@ -250,6 +250,7 @@ const struct rtw89_mac_gen_def rtw89_mac_gen_be = {
        .mem_base_addrs = rtw89_mac_mem_base_addrs_be,
        .rx_fltr = R_BE_RX_FLTR_OPT,
        .port_base = &rtw89_port_base_be,
+       .agg_len_ht = R_BE_AGG_LEN_HT_0,
 
        .disable_cpu = rtw89_mac_disable_cpu_be,
        .fwdl_enable_wcpu = rtw89_mac_fwdl_enable_wcpu_be,
index 95cdee52fdc8cc1e4aa321bfc91c281b2ddc8368..8c148d6041d0cc514eb3333a78a7d2c358700808 100644 (file)
 #define R_BE_PORT_HGQ_WINDOW_CFG 0x105A0
 #define R_BE_PORT_HGQ_WINDOW_CFG_C1 0x145A0
 
+#define R_BE_AGG_LEN_HT_0 0x10814
+#define R_BE_AGG_LEN_HT_0_C1 0x14814
+#define B_BE_AMPDU_MAX_LEN_HT_MASK GENMASK(31, 16)
+#define B_BE_RTS_TXTIME_TH_MASK GENMASK(15, 8)
+#define B_BE_RTS_LEN_TH_MASK GENMASK(7, 0)
+
 #define R_BE_MBSSID_DROP_0 0x1083C
 #define R_BE_MBSSID_DROP_0_C1 0x1483C
 #define B_BE_GI_LTF_FB_SEL BIT(30)