EDAC/amd64: Handle three rank interleaving mode
authorYazen Ghannam <yazen.ghannam@amd.com>
Tue, 5 Oct 2021 15:44:19 +0000 (15:44 +0000)
committerBorislav Petkov <bp@suse.de>
Thu, 7 Oct 2021 10:30:53 +0000 (12:30 +0200)
commit9f4873fb6af7966de8fcbd95c36b61351c1c4b1f
tree883d1fa8608e8f0c4e0103bb1e81801a78affc3f
parent34417f27b9fbdf043207c8518374ac84dc7cdfc9
EDAC/amd64: Handle three rank interleaving mode

AMD Rome systems and later support interleaving between three identical
ranks within a channel.

Check for this mode by counting the number of enabled chip selects and
comparing their masks. If there are exactly three enabled chip selects
and their masks are identical, then three rank interleaving is enabled.

The size of a rank is determined from its mask value. However, three
rank interleaving doesn't follow the method of swapping an interleave
bit with the most significant bit. Rather, the interleave bit is flipped
and the most significant bit remains the same. There is only a single
interleave bit in this case.

Account for this when determining the chip select size by keeping the
most significant bit at its original value and ignoring any zero bits.
This will return a full bitmask in [MSB:1].

Fixes: e53a3b267fb0 ("EDAC/amd64: Find Chip Select memory size using Address Mask")
Signed-off-by: Yazen Ghannam <yazen.ghannam@amd.com>
Signed-off-by: Borislav Petkov <bp@suse.de>
Link: https://lkml.kernel.org/r/20211005154419.2060504-1-yazen.ghannam@amd.com
drivers/edac/amd64_edac.c